키사이트, 새로운 고속 디지털 칩렛 설계 솔루션 출시

이 향상된 소프트웨어는 UCIe(Universal Chiplet Interconnect Express) 2.0 표준에 대한 시뮬레이션 기능을 추가하고, 오픈 컴퓨터 프로젝트(Open Computer Project)의 BoW(Bunch of Wires) 표준을 지원합니다. 고급 시스템 레벨 칩렛 설계 및 다이-투-다이(D2D) 설계 솔루션인 Chiplet PHY Designer는 실리콘 이전 레벨의 검증을 지원하여 칩 설계 및 제조 프로세스를 간소화합니다.

AI 및 데이터 센터 칩이 점점 더 복잡해짐에 따라, 칩 간의 안정적인 통신을 보장하는 것이 성능 보장에 매우 중요합니다. 시장은 2.5D 강화/3D 또는 오버레이/향상된 패키징에서 칩릿 간 상호 연결을 정의하기 위해 UCIe 및 BoW와 같은 새로운 개방형 표준을 통해 이러한 과제를 해결하고 있습니다. 설계자는 이러한 표준을 채택하고 칩릿과의 호환성을 검증함으로써 칩릿 상호운용성 생태계 구축에 기여하고 반도체 기술 개발의 비용과 위험을 줄일 수 있습니다.

또한 이 솔루션은 출시 기간을 단축하고, 전압 전달 함수(VTF)와 같은 시뮬레이션 및 규정 준수 테스트 설정을 자동화하고, 칩렛 설계 프로세스를 간소화하는 데 도움이 됩니다.

"1년 전, 키사이트 EDA는 심층적인 모델링 및 시뮬레이션 기능을 갖춘 업계 최초의 실리콘 전 검증 툴인 Chiplet PHY Designer를 출시했습니다. Chiplet 설계자는 이 툴을 통해 제조 전에 설계가 사양을 충족하는지 빠르고 정확하게 검증할 수 있습니다."라고 키사이트 EDA의 고속 디지털 부문 고객 개발 책임자인 이희수는 말했습니다. "최신 릴리스는 UCIe 2.0 및 BoW와 같은 새로운 표준을 충족하고, QDR 클럭 매핑 및 단방향 버스에 대한 시스템 크로스토크 분석과 같은 새로운 기능을 제공합니다. 엔지니어는 Chiplet PHY Designer를 사용하여 시간을 절약하고 오류를 줄이며, 제조 전에 설계가 성능 요구 사항을 충족하는지 확인할 수 있습니다."