ขั้นตอนสุดท้ายของกระบวนการออกแบบชิปซึ่งเรียกว่าเทปซิลิกอนเป็นกระบวนการที่เข้มงวดและมีราคาแพงซึ่งแทบไม่มีโอกาสเกิดข้อผิดพลาดในการออกแบบ หากการออกแบบล้มเหลวหลังช่วงเทปเอาต์ ผู้ผลิตชิปจะต้องเริ่มวงจร "การหมุนซ้ำ" ใหม่ ซึ่งอาจใช้เวลานานถึง 12 เดือนหรือมากกว่านั้น ความล่าช้าในการออกแบบใหม่นี้ไม่เพียงแต่ต้องใช้ทรัพยากรการวิจัยและพัฒนาที่มีต้นทุนสูงเท่านั้น แต่ยังสามารถป้องกันไม่ให้ผู้ผลิตชิปนำผลิตภัณฑ์ออกสู่ตลาดได้ทันเวลาอีกด้วย

แพลตฟอร์ม Keysight USPA มอบฝาแฝดทางดิจิทัลของสัญญาณที่สมบูรณ์สำหรับนักออกแบบชิปและวิศวกรเพื่อตรวจสอบการออกแบบก่อนจะย้ายไปสู่การผลิตชิป เพื่อลดความเสี่ยงของข้อผิดพลาดในการออกแบบและต้นทุนการออกแบบใหม่ แพลตฟอร์ม USPA ผสานรวมตัวแปลงสัญญาณความเร็วสูงกับระบบสร้างต้นแบบ FPGA ประสิทธิภาพสูง ช่วยให้ผู้ออกแบบมีทางเลือกอื่นนอกเหนือจากระบบสร้างต้นแบบแบบกำหนดเองที่เป็นกรรมสิทธิ์

นอกจากนี้ โซลูชันนี้ยังมีอินเทอร์เฟซอินพุต/เอาต์พุตที่เหมาะสมสำหรับแอปพลิเคชันต่างๆ รวมถึงการพัฒนาแอปพลิเคชันวิทยุ 6G หน่วยความจำความถี่วิทยุดิจิทัล การวิจัยฟิสิกส์ขั้นสูง และแอปพลิเคชันการรวบรวมข้อมูลความเร็วสูง เช่น เรดาร์และดาราศาสตร์วิทยุ

“แพลตฟอร์ม USPA ของ Keysight ช่วยเร่งกระบวนการพัฒนาชิปและลดความเสี่ยงลง ทำให้เป็นโซลูชันใหม่ที่ตอบโจทย์ความท้าทายของการออกแบบล้ำสมัยในสภาพแวดล้อมที่มีต้นทุนสูง” ดร. Joachim Peerlings รองประธานและผู้จัดการทั่วไปของกลุ่มโซลูชัน เครือข่าย และศูนย์ข้อมูลของ Keysight กล่าว “แพลตฟอร์มอันทรงพลังนี้มอบฝาแฝดทางดิจิทัลของซิลิกอนในอนาคตให้กับผู้พัฒนาชิป ช่วยให้พวกเขาสามารถตรวจสอบการออกแบบและอัลกอริทึมได้อย่างสมบูรณ์ ลดความเสี่ยงและต้นทุนที่เกี่ยวข้องกับการออกแบบใหม่”